Терагенная инженерия

   Молодая компания TeraGen предложила новую микропроцессорную архитектуру. Процессор с такой архитектурой сможет отрабатывать программы, содержащие разные наборы инструкций (например, x86 и G3).

   Процессор имеет несколько входных шин, каждая для своего набора инструкций. Все команды транслируются во внутренние команды процессора (POP=primitive operation) в "длинном" формате VLIW. Алгоритмы трансляции наборов инструкций в POP, по замыслу создателей, хранятся в быстродействующем ПЗУ. Специальный планировщик (scheduler) направляет поток оттранслированных инструкций на исполнительный модуль. Идеологи TeraGen называют структуру планировщика главным секретом всей технологии. Ключевым моментом является и механизм эмуляции регистров процессора для разных потоков инструкций. Для этого используется специальным образом организованная кэш-память процессора.

   TeraGen утверждает, что процессор сможет не только работать с программами, написанными под разные архитектуры, но и напрямую общаться с таким оборудованием, как контроллеры внешних устройств, процессоры цифровой обработки сигналов (DSP) и пр. Для этого опять же достаточно лишь запрограммировать дополнительное ПЗУ, и разработчики будут избавлены от необходимости перекомпилировать существующие программы под новый набор инструкций.

   В настоящее время TeraGen заключила лицензионное соглашения с двумя производителями. Правда, речь идет пока о восьмиразрядном процессоре. 16- и 32-разрядные модели должны появиться позже.

   Компания TeraGen основана Доном Соллерсом (Don Sollers), который работал в DEC и Sun над суперскалярными технологиями и был одним из создателей архитектуры SuperSPARC II. Должность CEO занимает в TeraGen Джордж Элекси (George Alexy), перешедший из Cirrus Logic. В настоящее время в TeraGen трудятся всего двадцать разработчиков.